掌握FPGA设计的相关知识，包括设计流程、建模、仿真验证、时序分析、调试、TP图分析潜伏期、avalon接口应用等。：熟练
具有良好的模拟电路和数字电路基础。：熟练
熟练掌握Verilog HDL，熟悉VHDL，System_verilog：熟练
熟悉Altera及Xilinx公司FPGA结构以及设计流程，熟练使用Quartus、ISE、VCS、modelsim等工具：熟练
熟练使用word、ppt、viso等办公软件。熟悉C语言程序。：熟练
熟悉linix操作系统环境。：熟练
具有扎实的TCP/IP网络协议、通信原理、数字信号处理等专业知识。：良好
熟练掌握STA原理和时序违规。：熟练
熟悉Tcl等脚本语言。：良好
良好的编码风格。：熟练
熟悉SRAM 、DDR、DDR2、CAM器件原理和时序。：良好
熟练使用FPGA内部资源，包括pll，ram，sdram等各种ip core的使用：熟练

2016.03 - 2016.03 SDR_SDRAM控制器设计与实现
责任描述： 架构设计、FSMD设计、时序仿真
项目描述： 利用 Micro 的 MT48LC32M16A2 仿真模型，逐步实现 SDRAM 的初始化、刷新、写、读，在这些过程中，也在不断地完善其架构。在读模块中解决了数据捕获、跨时钟域等问题。同时，控制器的接口符合 avalon 标准。完成功能仿真后，对其进行后仿，通过调整锁相环、相关延时等手段，实现了控制器的后仿。

2016.02 - 2016.03 基于FSMD的RISC_SPM设计
责任描述： 数据通道设计、硬件架构图设计、FSM状态机设计、代码仿真
项目描述： 通过altera cyclone IV芯片自顶而下设计了精简指令集的8位CPU微控制器，该控制器是由数据通道和数据通路的状态机两部分组成。其中数据通道包括程序计数器、指令寄存器、地址译码器、算数逻辑单元、溢出标志位，块内存储器、数据选通器等逻辑单元。通过该控制器实现了执行汇编语言空操作（NOP）、加减乘除、逻辑与或非、移位、读写操作、跳转和无条件跳转指令。

2016.02 - 2016.03 软核处理器PicoBlaze设计与实现
责任描述： 时序设计、代码实现、代码仿真
项目描述： 利用Xilinx Spartan-6芯片实现了8位PicoBlaze设计和实现，该处理器有16位寄存器、算术逻辑单元、程序流控制标志和复位逻辑、输入/输出（I/O）、中断控制器、程序流控制单元和程序计数器等模块构成。

2016.02 - 2016.02 以M序列为基础的扩频通信系统
项目描述： 以M序列作为载波，实现对信息的编码，解码过程，并加入汉明纠错码； 深入学习：扩频通信传输方式，汉明纠错码机制，调制解调硬件实现方法。

2014.03全国公共英语等级考试 PETS
2012.09全国计算机等级二级
2013.06大学英语四级

在校学习情况
曾获 院校级 三等奖
2015.05 曾获 院校级 河南理工大学电气学院2015届优秀毕业生
2013.06 曾获 院校级 河南理工大学第六届计算机应用技能公开赛三等奖
2014.03 曾获 院校级 河南理工大学第八届“挑战杯”大学生创业计划竞赛二等奖
活动描述： 在学校任职校学生会网络部副部长、学习委员等职务。

兴趣爱好: 骑行、足球